1.1. Lịch sử phát triển
Công nghệ ảo hóa phần cứng của IBM cho dòng Power có nguồn gốc từ hệ thống mainframe (LPAR trên System/390, giữa thập niên 1980-1990), sau đó được đưa sang dòng RS/6000 và Power Systems. Mốc quan trọng nhất là thế hệ chip POWER4 (2001), lần đầu tiên đưa tính năng LPAR (phân vùng logic tĩnh) vào dòng Power thương mại. Đến thế hệ POWER5 (2004), IBM giới thiệu Micro-Partitioning — cho phép nhiều LPAR chia sẻ động một pool CPU chung, đặt nền tảng cho PowerVM hiện tại.Thế hệ | Core/die | SMT (luồng/core) | Tổng luồng tối đa | Kích thước transistor (nm) | |
| POWER4 (2001) | 2 core | Chưa có SMT | 2 luồng | 180nm | Lần đầu 2 core chung 1 die, trước đó mỗi CPU chỉ có 1 core. Mở đầu kỷ nguyên đa nhân. |
| POWER5 (2004) | 2 core | SMT2 | 4 luồng | 130/90nm | Ra mắt SMT2 -1 core "giả lập" thành 2 luồng xử lý, như 1 người làm được 2 việc cùng lúc nhờ tranh thủ lúc rảnh tay. Đặt nền cho ảo hóa (VIOS, Micro-Partitioning) |
| POWER6 (2007) | 2 core | SMT2 | 4 luồng | 65nm | Tần số cực cao (4.7GHz) mà không tốn điện hơn. Ra mắt LPM (di chuyển máy ảo đang chạy sang máy khác, không tắt máy). |
| POWER7 (2010) | 4/6/8 core | SMT4 | 32 luồng | 45/32nm | Cache L3 dùng eDRAM - nhét 32MB bộ nhớ đệm ngay trên chip mà không tốn nhiều diện tích). |
| POWER8 (2014) | 12 core | SMT8 | 96 luồng | 22nm | SMT8 - ghép 2 core vật lý lại để cùng phục vụ 8 luồng. Thêm CAPI để GPU/card rời truy cập bộ nhớ như thể chính nó là 1 CPU. |
| POWER9 (2017) | 12 core (SMT8) / 24 core (SMT4) | SMT4 hoặc SMT8 | 96 luồng | 14nm | OMI - tách CPU khỏi loại RAM cụ thể bằng 1 lớp chip trung gian, như dùng "adapter chuyển đổi" để CPU không cần biết chính xác đang cắm loại RAM nào. |
| POWER10 (2021) | 15 core (SMT8) / 30 core (SMT4) | SMT4 hoặc SMT8 | 240 luồng | 7nm | Tích hợp sẵn bộ tăng tốc AI (MMA) ngay trong core, làm phép tính ma trận (nền tảng AI) nhanh mà không cần GPU rời. |
| POWER11 (2025-2026) | 16 core/die (ghép tới 60 core/socket) | SMT8 | 128 luồng/die, tới 240 luồng/socket | 7nm | Xếp lớp 2.5D , thay vì khắc 1 die khổng lồ (khó sản xuất, dễ lỗi), ghép nhiều die nhỏ lại gần nhau bằng 1 "đế trung gian" silicon (interposer). Như lắp ghép nhiều module nhỏ thay vì đúc nguyên khối - nhanh hơn 14–50% mà không cần thu nhỏ transistor thêm. |
1.2. Vì sao cần phân chia tài nguyên phần cứng
Một máy chủ vật lý hiện đại có công suất xử lý vượt xa nhu cầu của một ứng dụng đơn lẻ trong phần lớn thời gian vận hành. Nếu mỗi ứng dụng được cấp một máy chủ vật lý riêng, hiệu suất sử dụng tài nguyên trung bình toàn hệ thống thường chỉ đạt 10-20%, dẫn đến lãng phí chi phí đầu tư, không gian rack, điện năng và làm mát.Giải pháp ảo hóa (virtualization) xử lý vấn đề trên bằng cách đưa vào một lớp phần mềm trung gian (hypervisor) giữa phần cứng vật lý và các hệ điều hành khách (guest OS), cho phép phân chia CPU, bộ nhớ và thiết bị I/O thành nhiều phần logic độc lập, mỗi phần vận hành như một máy chủ hoàn chỉnh riêng biệt.
Hình 1.1: Trước và sau khi ảo hóa — cùng một máy chủ vật lý phục vụ 4 hệ thống độc lập thay vì cần 4 máy chủ riêng
1.3. Mô hình ảo hóa Power so với các mô hình x86 phổ biến
Khác với các hypervisor x86 phổ biến (VMware ESXi, KVM, Xen) chạy trên nền hệ điều hành hoặc lớp phần mềm cài thêm, POWER Hypervisor (PHYP) là một phần không thể tách rời của firmware hệ thống Power được nạp cùng lúc với quá trình khởi động phần cứng, không phải một sản phẩm phần mềm cài đặt riêng.
Hình 1.2: So sánh ngăn xếp phần mềm — POWER Hypervisor tích hợp trong firmware, còn hypervisor x86 là phần mềm cài đặt riêng
